(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B 2)

(11)特許書母

特許第3070373号 (P3070373)

(45)発行日 平成12年7月31日(2000.7.31)

(24) 登録日 平成12年5月28日(2000.5.28)

(51) Int Q."

說則配身

HO3K 19/0185

審查請求日

FI

H03K 19/00

101E

請求項の数1(全 4 頁)

(21)出頭番号 特原平5~332593 (73)特許権者 000005821 松下電器產業株式会社 (22)出属日 平成5年12月27日(1993.12.27) 大阪府門真市大学門真1006番地 (72) 発明者 山本 裕雄 (65)公開祭号 特別平7-193488 (43)公房日

平成7年7月28日(1995.7.28) 平成10年1月6日(1998, 1.6)

大阪府門真市大字門真1006番地 松下電

器產業株式会社内

(72) 発明者 大谷 一弘

大阪府門真市大学門真1006番地 松下電

器產業株式会社內

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

害安官 表原 差則

(58) 両金した分野 (Int CL', DB名) H03K 19/0185

(54) 【発明の名称】 レベルシフタ回路

(57) 【特許請求の範囲】

【請求項1】 高電源電圧をソースに接続した二つのP チャンネルMOSトランジスタを含み、低電源電圧動作 回路の出力信号を第一のNチャンネルMOSトランジス タのゲートに接続し、前配第一のNチャンネルMOSト ランジスタのドレインを第一のPチャンネルMOSトラ ンジスタのゲートと第二のPチャンネルMOSトランジ スタのドレインに接続し、また低値源電圧動作回路の出 力信号の逆位相の信号を第二のNチャンネルMOSトラ ンジスタのゲートに接続し、前記第二のNチャンネルM OSトランジスタのドレインを第一のPチャンネルMO Sトランジスタのゲートと第二のPチャンネルMOSト ランジスタのドレインに接続した構成に加え、第三、第 四のパチャンネルMOSトランジスタのドレインを高電 源電圧源に接続し、前配第三のNチャンネルMOSトラ

ンジスタのゲートを第一のNチャンネルMOSトランジ スタのゲートと接続し、第三のNチャンネルMOSトラ ンジスタのソースを第一のアチャンネルMOSトランジ スタのドレインと第二のPチャンネルMOSトランジス タのゲートに接続し、第四のNチャンネルMOSトラン ジスタのゲートを第二のNチャンネルMOSトランジス タのゲートに接続し、第四のNチャンネルMOSトラン ジスタのソースを第一のPチャンネルMOSトランジス タのゲートと第二のPチャンネルMOSトランジスタの ドレインと高電源電圧動作インパータの入力に接続し、

高電源電圧動作インパータの出力を高電源電圧動作回路 への出力としたレベルシフタ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電源電圧の異なる回路

を接続する際に必須となるレベルシフタ回路に関するものである。

[0002]

【従来の技術】従来のレベルシフタ回路について説明する。

【0003】図2は従来のレベルシフタ回路であり、

1,2は低電源電圧動作インパータ、3は高電源電圧動作インパータ、4は高電源電圧源、5,6はパチャンネル(以下Nchという)MOSトランジスタ、7,8はPチャンネル(以下Pchという)MOSトランジスタ、9は低電源電圧動作回路からの入力信号端子、10は高電源電圧動作回路への出力端子、11はNchMOSトランジスタ5のドレインとPchMOSトランジスタ7のドレインが接続されたノード、12はNchMOSトランジスタ6のドレインとPchMOSトランジスタ8のドレインが接続されたノードである。

【0004】以上のように構成されたレベルシフタ回路 について、以下その動作について説明する。

【0005】低電源電圧動作回路からの入力信号端子9より低レベルから高レベルに変化する信号が入力したとき、低電源電圧動作インパータ1の出力信号は高レベルから低レベルへと変化する。そのとき、NchMOSトランジスタ6は、徐々にオン抵抗が上昇し、NchMOSトランジスタ6のソース・ドレイン間の電圧が上昇する。ほぼ同時に、低電源電圧動作インパータ2からの出力信号は低レベルから高レベルに変化し、NchMOSトランジスタ5が選通して徐々にオン抵抗が低くなり、NchMOSトランジスタ5のソース・ドレイン間電圧が低下する。

【0006】以上のようなNchMOSトランジスタ 5,6の動作により、PchMOSトランジスタ8のゲート電圧が低下し、PchMOSトランジスタ8のドレイン電圧が上昇する。これによりPchMOSトランジスタ7のゲート電圧が上昇し、最終的に低電源電圧動作回路からの入力信号端子9の信号が高レベルになると、NchMOSトランジスタ 5 が完全に導通し、ノード 1 1の電圧は0 V となる。NchMOSトランジスタ 6 が完全に非導通状態となって、ノード 1 2の電圧が高電源電圧源4と等しくなる。そのとき、PchMOSトランジスタ 7 が非導通となり、PchMOSトランジスタ 8 が導通して、高電源電圧動作インパータ 3 により、高電源電圧動作回路への出力端子の電位が高電源電圧と等しくなる。

【0007】一方、低電源電圧動作回路からの入力信号 端子9より、高レベルから低レベルに変化する信号が入力したとき、低電源電圧動作インパータ1の出力信号は低レベルから高レベルへと変化する。そのとき、NchMOSトランジスタ6は導通し、徐々にオン抵抗が低下することで、NchMOSトランジスタ6のソース・ドレイン間の電圧が低下する。ほぼ同時に低電源電圧動作

インパータ2からの出力信号が高レベルから低レベルに 変化し、NchMOSトランジスタ5は徐々にオン抵抗 が上昇して、NchMOSトランジスタ5のソース・ド レイン問電圧が上昇する。

【0008】以上のようなNchMOSトランジスタ 5.6の動作により、PchMOSトランジスタ7のゲート電圧が低下して、PchMOSトランジスタ7のドレイン電圧が上昇する。これによりPchMOSトランジスタ8のゲート電圧が上昇する。最終的に低電源電圧動作回路からの入力信号端子9の信号が低レベルになると、NchMOSトランジスタ5が完全に非導通となって、ノード11の電圧が高電源電圧源4と等しくなる。また、NchMOSトランジスタ6が完全に消通し、ノード12の電圧が0Vになる。そのとき、PchMOSトランジスタ7は導通し、PchMOSトランジスタ7は導通し、PchMOSトランジスタ7は導通し、PchMOSトランジスタ8は非導通であり、高電源電圧動作インパータ3により高電源電圧動作回路への出力端子の電位は0Vとなる。

[0009]

【発明が解決しようとする課題】従来のレベルシフタ回路により、低電源電圧動作回路からの出力信号を高電源電圧動作回路に入力することが可能となっていた。

【0010】しかしながら、上述の従来の構成では、たとえば入力信号始子9への入力信号が高レベルから低レベルへと変化したときに、NchMOSトランジスタ6がオンすることでPchMOSトランジスタ7が導通し、ノード11が低レベルから高レベルに変化するというように動作に2ステップ必要である。一方、入力信号端子9の入力信号が低レベルから高レベルへと変化する場合も同様にノード12が低レベルから高レベルへと変化する場合も同様にノード12が低レベルから高レベルへと変化するのに2ステップ必要であり、高速動作が難しかった。

【0011】本発明では、前記従来の問題点を解決するものでNchMOSトランジスタ6.7によりノード11またはノード12の電位を1ステップで変化させることが可能となることで低電源電圧動作回路から高電源電圧動作回路への信号レベルの変換を高速化したレベルシフタ回路を提供することを目的とする。

[0012]

【課題を解決するための手段】この目的を達成するために本発明のレベルシフタ回路は、ドレインに高強源電圧 概を接続し、ゲートを低電源電圧動作インパータの出力に接続し、ソースを二つのPchMOSトランジスタのドレインと第二のPchMOSトランジスタのゲートと第二のNchMOSトランジスタのドレインに接続したNchMOSトランジスタと、ソースを第一のPchMOSトランジスタのゲートと第二のPchMOSトランジスタのドレインと第一のNchMOSトランジスタのドレインに接続したNchMOSトランジスタを前配の従来のレベルシフタ回路に加えた回路構成となる。

[0013]

【作用】ドレインを高電源電圧源に接続したNchMO Sトランジスタにより、PchMOSトランジスタが他 方のPchMOSトランジスタがオンするのを特たずに 直接オフし始めることが出来るためPchMOSトラン ジスタのドレイン電圧の引き下げが高速化され、これに より低電源電圧動作回路から高電源電圧動作回路への信 号レベルの変換が高速となる。

[0014]

【実施例】以下本発明の実施例について、図面を参照し ながら説明する。

【0015】図1は本発明の実施例におけるレベルシフタ回路の構成図である。1、2は低極版電圧動作インパータ、3は高電版電圧動作インパータ、4は高電版電圧動作インパータ、3は高電版電圧動作インパータ、4は高電版電圧動作の5、6、13、14はNchMOSトランジスタ、7、8はPchMOSトランジスタ、9は低電源電圧動作回路からの入力信号端子、10は高電源電圧動作回路への出力端子、11は、NchMOSトランジスタ5のドレインとPchMOSトランジスタ6のドレインとPchMOSトランジスタ8のドレインが接続するノードである。

[0016]以上のように構成されたレベルシフタ回路 について以下その動作について説明する。

【0017】低電源電圧動作回路からの入力信号端子9 より低レベルから高レベルに変化する信号が入力したと き、低電源電圧動作インパータ1の出力信号は、高レベ ルから低レベルへと変化する。そのとき、NchMOS トランシスタ6、14のオン抵抗が徐々に上昇し、Nc hMOSトランジスタ6、14のソース・ドレイン問電 圧が上昇する。ほぼ同時に、低電源電圧動作インパータ 2からの出力信号は低レベルから高レベルに変化し、N chMOSトランジスタ5、13が導通して徐々にその オン抵抗が低くなり、NchMOSトランジスタ5, 1 3のソース・ドレイン問題圧が低下する。NchMOS トランジスタ13がオンすることで、PchMOSトラ ンジスタ7のゲート電位が中間電位まで上昇し、オン抵 抗が大きくなる。これにより、NchMOSトランジス タ5によるノード11の電位の引き下げが生じる。同時 に、ノード11の電位の低下によりPchMOSトラン ジスタ8のオン抵抗が減少し、ノード12は電位が上昇 する。完全に低電源電圧動作回路からの入力信号端子が 高レベルとなると、NchMOSトランジスタ5、13 はオン、NchMOSトランジスタ6、14はオフ、P chMOSトランジスタ7はオフ、PchMOSトラン ジスタ8はオンとなって、高電源低圧動作回路出力端子 10の電位が高額源電圧と等しくなって安定する。

【0018】一方、低電源電圧動作回路からの入力信号 端子9より高レベルから低レベルに変化する信号が入力 したとき、低電源電圧動作インパータ1の出力信号は低 レベルから高レベルへと変化する。そのとき、NchM OSトランジスタ6、14のオン抵抗が徐々に低くな り、NchMOSトランジスタ 6、14のソース・ドレ イン間種圧が低下する。ほぼ同時に、低電源竜圧動作イ ンパータ2からの出力信号が高レベルから低レベルに変 化し、NchMOSトランジスタ5、13は等通してそ のオン抵抗が徐々に低くなり、NchMOSトランジス タ5. 13のソース・ドレイン間竜圧が上昇する。Nc hMOSトランジスタ14がオンすることで、PchM OSトランジスタ8のゲート電位が中間電位まで上昇 し、そのオン抵抗が大きくなる。これにより、NchM OSトランジスタ6によるノード12の電位の引き下げ が生じる。同時に、ノード12の電位の低下によりPc hMOSトランジスタ7のオン抵抗が減少し、ノード1 1の電位が上昇する。完全に低電源電圧動作回路からの 入力信号端子が低レベルとなると、NchMOSトラン ジスタ5、13はオフ、NchMOSトランジスタ6、 14はオン、PchMOSトランジスタ7はオン、Pc hMOSトランジスタ8はオフとなって、高電源電圧動 作回路出力端子10の電位が0Vで安定する。

[0019]

【発明の効果】本発明は、NchMOSトランジスタを 設けることにより、前の状態を保持(オン)しているP chMOSトランジスタを早くオフさせる効果があるため、動作の遷移時間(貫通電流が流れる時間)が短くなり、異電源動作回路をMOS型集積回路で1チップ化する際に必須となるレベルシフタ回路を高速化、低消費電力化することができ、高速、高性能な電子回路・システムを提供できる。


【図面の簡単な説明】

【図1】本発明の一実施例におけるレベルシフタ回路の 構成を示す図

【図2】従来のレベルシフタ回路の構成を示す図 【符号の説明】

- 1, 2 低電源電圧動作インバータ
- 3 高電源電圧動作インパータ
- 4 萬電源並圧源
- 5, 6 NチャンネルMOSトランジスタ
- 7、8 PチャンネルMOSトランジスタ
- 9 入力信号端子(低電源電圧動作回路の入力信号端子)
- 10 高電源電圧動作回路への出力端子
- 11, 12 ノード
- 13, 14 ドチャンネルMOSトランジスタ

图1]



(図2)

